

DESIGN AUTOMATICO DI CONVERTITORI H-BRIDGE INTERLEAVED PER APPLICAZIONI HIGH-CURRENT/LOW RIPPLE

Bhavana Gudala, Riccardo Mandrioli, Vincenzo Cirimele, Mattia Ricco

Dipartimento di Ingegneria dell'Energia Elettrica e dell'Informazione "G. Marconi"
Alma Mater Studiorum – Università di Bologna, Viale del Risorgimento 2, Bologna

1. Introduzione

Nelle applicazioni ad alta corrente e basso ripple come i reattori per la fusione nucleare o gli acceleratori di particelle, le bobine che generano campo magnetico richiedono l'impiego di correnti nel range delle decine di kA. Le topologie basate sull'interleaving di ponti H (HB) sono ampiamente utilizzate in questi ambiti grazie alla possibilità di cancellazione del ripple sulla corrente del carico e la operatività su quattro quadranti. Per il design di queste strutture di conversione esistono due configurazioni di base dette common DC-bus configuration (CDC), in cui tutti gli HB sono connessi ad un unico bus DC, come mostrato in Fig. 1(a), e split DC-bus configuration (SDC), mostrata in Fig. 1(b), in cui vari ponti H sono isolati galvanicamente tra loro.




Fig. 1: Tipiche topologie di interleaving di ponti H. (a) topologia SDC. (b) topologia CDC.

Nella CDC, l'assenza di isolamento galvanico permette la circolazione di correnti, dette appunto di circolazione, che causano un incremento delle perdite nei semiconduttori. L'impiego della SDC permette di eliminare tale problema al costo di un aumento del volume e del costo dell'applicazione. Ogni struttura offre quindi vantaggi e svantaggi e spesso le due soluzioni vengono combinate per realizzare soluzioni ibride. In questo documento si propone una rapida descrizione di un algoritmo per la selezione automatica della topologia sulla base di precise specifiche di design.

2. Analisi e risultati preliminari

L'algoritmo proposto, sintetizzato tramite il flowchart di Fig. 2, si propone di individuare in modo automatico un trade-off tra ripple e perdite operando una scelta dei semiconduttori a partire da un database definito dell'utente. Il cuore dell'algoritmo si basa su formule analitiche, sviluppate e verificate in [1], che permettono di calcolare il valore efficace della corrente nei semiconduttori dei ponti H nella configurazione CDC e SDC; vedi (17) in [1]. Tale valore viene normalizzato rispetto alla corrente sul carico.

Le analisi effettuate a partire da tali formule hanno permesso di evidenziare come l'effetto delle correnti di circolazione I_c aumenti proporzionalmente all'aumentare del numero N di HB connessi in parallelo e che tali correnti hanno un effetto sulla sola componente alternata della corrente di carico (ovvero il ripple) e non sul valor medio.

L'algoritmo prende come dati di input, la corrente e la tensione di uscita. La prima serve per la determinazione della taglia dei semiconduttori in funzione del fattore di margine selezionato e del limite percentuale di corrente di circolazione. La seconda viene utilizzata per la determinazione del duty-cycle (fattore che influenza fortemente la corrente di circolazione) in base al valore di tensione in ingresso. I dati di cui sopra uniti al dimensionamento dei magnetici (induttanza e frequenza di commutazione) vengono elaborati e portano alla restituzione come dati di output

Per testare la funzionalità dell'algoritmo, sono stati utilizzati quattro diversi casi con diversi parametri di design preliminare. I parametri e i relativi risultati sono riportati in Tab. 1. I risultati confermano come, seppur comportando una riduzione della corrente nominale e quindi della taglia dei semiconduttori I_{sw} , l'aumento del numero N di ponti H causa un aumento delle perdite dovute alle correnti di circolazione. Superato un certo livello di soglia deciso dall'utente, l'algoritmo forza l'impiego di una configurazione SDC con M DC bus isolati. Chiaramente, più stringente è il limite sulle correnti di circolazione, maggiore sarà il numero di bus isolati con conseguente aumento di volume e costo dell'applicazione. Se $M = 1$ si è in presenza di una configurazione CDC. Se $N = 1$ si ottiene una configurazione SDC. In tutti gli altri casi l'algoritmo restituisce una configurazione ibrida avente N ponti H e M bus isolati.




Fig. 2: Flow chart for optimal design of the PC [1].

Tab. 1: Dati di input e output per quattro casi rilevanti.

	Parametri di input							Parametri di Output			
	δ	L	f_{sw}	I_c %	I_{out}	V_{out}	I_u	M	N	I_{sw}	Topologia
Caso-I	0.8	25 μ H	2 kHz	5.0 %	10 kA	1 kV	1.8 kA	1	6	2.4 kA	CDC
Caso-II	0.8	25 μ H	2 kHz	10 %	10 kA	1 kV	1.35 kA	1	8	1.8 kA	CDC
Caso-III	0.6	15 μ H	2 kHz	13 %	10 kA	1 kV	3.24 kA	2	2	3.6 kA	Ibrida
Caso-IV	0.6	15 μ H	2 kHz	5.0 %	10 kA	1 kV	3.24 kA	4	1	3.6 kA	SDC

Referenze

- [1]. B. Gudala, R. Mandrioli, V. Cirimele, G. Longo, M. Ricco, "Analysis of Common DC Bus and Split DC Bus based Interleaved H-Bridge Converters for High-Current/Low-Ripple Applications", *PCIM Europe 2024*, Nuremberg, Germany